相位噪聲和抖動(dòng)是對(duì)同一種現(xiàn)象的兩種不同的定量方式(描述)。抖動(dòng)是一個(gè)時(shí)域概念，單位是pS或fS。相位噪聲是頻率域的概念，相位噪聲是用偏移頻率fm處1Hz帶寬內(nèi)的矩形的面積, 與整個(gè)功率譜曲線下包含的面積之比表示的，單位為-dBC/Hz。

 

通常時(shí)鐘板上需要一個(gè)高精密的電壓基準(zhǔn)，解決的辦法可以在時(shí)鐘設(shè)計(jì)上增加一個(gè)高精密的電壓基準(zhǔn)芯片，但這樣會(huì)帶來(lái)時(shí)鐘成本的上升。另外的解決辦法可以從OCXO的電壓參考端獲得電壓基準(zhǔn)。由于OCXO通常是將電壓基準(zhǔn)放置在溫度最恒定的地方，而且OCXO的恒溫槽的控溫精度通常為0.1℃，這樣無(wú)形進(jìn)一步減小了電壓基準(zhǔn)對(duì)溫度變化的敏感程度。所以推薦采取OCXO電壓參考端作為時(shí)鐘的電壓基準(zhǔn)。
需要注意的是OCXO電壓參考端的負(fù)載電流應(yīng)該小于1mA。

如果晶振壓控電壓發(fā)生改變，晶振的頻率必然也隨之變化。當(dāng)干擾信號(hào)過(guò)大時(shí)會(huì)帶來(lái)晶振抖動(dòng)或相噪惡化，甚至發(fā)生頻率改變。通常在晶振內(nèi)部壓控端設(shè)計(jì)了頻響大于2KHZ的低通濾波環(huán)/回路以減小壓控端外來(lái)紋波的干擾。 如晶振工作環(huán)境存在較強(qiáng)外部干擾時(shí)，也可以在壓控端外部增加低通濾波器。

在晶振的電源輸入端跨接一個(gè)10～100uF的鉭電容或陶瓷電容，供電電壓越低或供電PCB走線越細(xì)，電容的容值應(yīng)相應(yīng)增大以降低將紋波干擾。 除此之外，在晶振的電源輸入端還應(yīng)該跨接一個(gè)0.01uF的陶瓷去耦電容，推薦采取”同層相連”的方法，切不可通過(guò)過(guò)孔在電源層和地線層相連。
對(duì)于OCXO產(chǎn)品還應(yīng)該注意供電系統(tǒng)的功率需大于OCXO的啟動(dòng)功率并有一定的余量。

    

     OCXO電源應(yīng)用電路圖                                                    TCXO/MCXO/VCXO/OSC電源應(yīng)用電路圖

 

 
      正弦波輸出應(yīng)用電路圖                                                                   方波輸出應(yīng)用電路圖 

        
 削頂正弦波輸出應(yīng)用電路圖                                     （LV）PECL參考應(yīng)用電路圖

從PCB布線上考慮，基本原則如下：

• 輸入線和輸出線避免相鄰平行，以免產(chǎn)生反射干擾。
• 多考慮電源和地線產(chǎn)生的噪音干擾：加去耦電容；加寬電源和地線。線寬符合地線＞電源線＞信號(hào)線規(guī)則，    并采用大面積銅層做地線。
• 考慮信號(hào)串?dāng)_，遠(yuǎn)離地線，移開(kāi)串?dāng)_信號(hào)或屏蔽被干擾的信號(hào)。
• 盡量保證地層的完整性。

從布局上考慮

• 晶振盡量焊在PCB上，少用插座方式。
• 高頻信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件。
• 數(shù)字地與模擬地由一點(diǎn)短接或通過(guò)外界接口相連（如插座）。

由于影響晶振短期穩(wěn)定性的主要因素是溫度變化，在設(shè)計(jì)通盤布局的考慮下，盡量避免將晶振靠近機(jī)箱外殼或靠近溫變較大的部件如風(fēng)扇，還應(yīng)該遠(yuǎn)離大功率射頻器件如射頻功放。 在振動(dòng)或存在加速度變化的環(huán)境下，還應(yīng)該考慮晶振的受力，確保應(yīng)力分布均勻，并采取有效緩沖等減振措施。

通常, 晶振對(duì)電源的紋波和噪聲的要求,小于輸出電壓的1%，由于晶振內(nèi)部有高精密電壓基準(zhǔn)，其紋波抑制、負(fù)載調(diào)整率都非常優(yōu)良，精度可以達(dá)到3ppm/℃。電源系統(tǒng)1%以內(nèi)的紋波對(duì)晶振的干擾可以忽略。