前言：在一個(gè)電路系統(tǒng)中，時(shí)鐘是必不可少的一部分。時(shí)鐘電路相當(dāng)關(guān)鍵，在電路中的作用猶

     如人的心臟的作用，如果電路系統(tǒng)的時(shí)鐘出錯(cuò)了，系統(tǒng)就會(huì)發(fā)生紊亂，因此在PCB 中設(shè)計(jì)一個(gè)好的時(shí)鐘電路是非常必要的。

我們常用的時(shí)鐘電路有：晶體、晶振、時(shí)鐘分配器。有些IC 用的時(shí)鐘可能是由主芯片產(chǎn)生的，但追根溯源，還是由上述三者之一產(chǎn)生的。接下來(lái)結(jié)合具體實(shí)例，說(shuō)明時(shí)鐘電路布局、布線的原則和注意事項(xiàng)。

PCB 中常用的晶體封裝有：2 管腳的插件封裝和SMD 封裝、4 管腳的SMD 封裝，常見(jiàn)封裝如下圖：

盡管晶體有不同的規(guī)格，但它們的基本電路設(shè)計(jì)是一致的，因此PCB 的布局、布線規(guī)則也是通用的?；镜碾娐吩O(shè)計(jì)如下圖：

從電路原理圖中可以看出，電路由晶體+2 個(gè)電容組成，這兩個(gè)電容分別為增益電容和相位電容。

晶體電路布局時(shí)，兩個(gè)電容靠近晶體放置，布局效果圖如下：

布線時(shí)，晶體的一對(duì)線要走成類差分的形式，線盡量短、且要加粗并進(jìn)行包地處理，效果如下圖：

上述的是最基本和最常見(jiàn)的晶體電路設(shè)計(jì)，也有一些變形設(shè)計(jì)，如加串阻、測(cè)試點(diǎn)等，如下圖,設(shè)計(jì)思路還是一致的：

結(jié)合上述，布局應(yīng)注意：

1. 和IC 布在同一層面，這樣可以少打孔；

2. 布局要緊湊，電容位于晶體和IC 之間，且靠近晶體放置，使時(shí)鐘線到IC 盡量短；

3. 對(duì)于有測(cè)試點(diǎn)的情況，盡量避免stub 或者是使stub 盡量短；

4. 附近不要擺放大功率器件、如電源芯片、MOS 管、電感等發(fā)熱量大的器件；

布線應(yīng)注意：

1. 和IC 同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔；

2. 類差分走線；

3. 走線要加粗，通常8~12mil;由于晶體時(shí)鐘波形為正弦波，所以此處按模擬設(shè)計(jì)思路處理；

4. 信號(hào)線包地處理，且包地線或者銅皮要打屏蔽地孔；

5. 晶體電路模塊區(qū)域相當(dāng)于模擬區(qū)域，盡量不要有其他信號(hào)穿過(guò)