在學(xué)習(xí)SDRAM之前，必須先了解"SDRAM"這個(gè)概念性的東西，并由感性的認(rèn)識(shí)轉(zhuǎn)變到一種理性的認(rèn)識(shí)，所謂理性的認(rèn)識(shí)就是實(shí)質(zhì)性的東西…….不多說(shuō)，相信你已經(jīng)迫不急待了。那我們就開(kāi)始了。

初識(shí)SDRAM
SDRAM的全稱(chēng)是：Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，同步是指 Memory工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來(lái)保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫(xiě)。

相信通過(guò)這段話，你已經(jīng)知道什么是SDRAM了，這里面有幾個(gè)概念性的東西需要我們好好了解：同步、動(dòng)態(tài)、隨機(jī)。

同步：這個(gè)詞在FPGA設(shè)計(jì)之中我們經(jīng)常會(huì)遇到它，它反映了驅(qū)動(dòng)sdram必須遵守一種時(shí)序原則，就是數(shù)據(jù)/命令和時(shí)鐘在時(shí)間上同時(shí)的概念，也是在驅(qū)動(dòng)sdram時(shí)要十分注意的一點(diǎn)。

動(dòng)態(tài)：RAM這中存儲(chǔ)結(jié)構(gòu)會(huì)掉電丟失，在上電的時(shí)候也會(huì)丟失。為什么？因?yàn)镾DRAM內(nèi)部存儲(chǔ)的數(shù)據(jù)是二進(jìn)制數(shù)據(jù)，非0則1。用來(lái)存儲(chǔ)該二進(jìn)制數(shù)據(jù)的電路是由電容構(gòu)成的，由于電容這種器件會(huì)隨著時(shí)間而慢慢放電，就像人的記憶一樣，有些記憶會(huì)隨著時(shí)間的流逝而淡忘了。很簡(jiǎn)單，如果你不想讓某些事某些人淡忘，怎么辦？就只有時(shí)不時(shí)地去回憶。那SDRAM不想"忘"了它的數(shù)據(jù)，怎么辦，一樣，也只有不斷地回憶，就是不斷地去刷新里面的存儲(chǔ)電路。

隨機(jī)：隨機(jī)就是不指定為一次連續(xù)，也就是可以對(duì)SDRAM里面的隨意地址進(jìn)行讀寫(xiě)操作。

SDRAM的歷史
SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.

第一代SDRAM采用單端（Single-Ended）時(shí)鐘信號(hào),第二代、第三代與第四代由于工作頻率比較快，所以采用可降低干擾的差分時(shí)鐘信號(hào)作為同步時(shí)鐘。

SDR SDRAM的時(shí)鐘頻率就是數(shù)據(jù)存儲(chǔ)的頻率，第一代內(nèi)存用時(shí)鐘頻率命名，如pc100，pc133則表明時(shí)鐘信號(hào)為100或133MHz，數(shù)據(jù)讀寫(xiě)速率也為100或133MHz。

之后的第二，三，四代DDR（Double Data Rate）內(nèi)存則采用數(shù)據(jù)讀寫(xiě)速率作為命名標(biāo)準(zhǔn)，并且在前面加上表示其DDR代數(shù)的符號(hào)，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作頻率是333/2=166MHz，2700表示帶寬為2.7G。

DDR的讀寫(xiě)頻率從DDR200到DDR400，DDR2從DDR2-400到DDR2-800，DDR3從DDR3-800到DDR3-1600。

實(shí)驗(yàn)中要操作的SDRAM就是第一代SDRAM，雖然SDRAM經(jīng)歷了這么多次的更新?lián)Q代，但其內(nèi)部的架構(gòu)還是相差無(wú)幾，更多的是在速率和存儲(chǔ)數(shù)量上的不同。

實(shí)驗(yàn)的SDRAM介紹
通過(guò)上面的兩節(jié)，相信你已經(jīng)對(duì)SDRAM已經(jīng)有了大致的了解。現(xiàn)在就以實(shí)驗(yàn)中用到的SDRAM–HY57V641620ET-H（海力士的SDRAM）為一個(gè)例子對(duì)SDRAM的內(nèi)部結(jié)果進(jìn)行一個(gè)詳細(xì)的介紹

HY57V641620ET-H的內(nèi)部結(jié)構(gòu)

    通過(guò)上圖可以看到SDRAM的"五臟六腑"，下面就來(lái)一一剖析：

SDRAM指令接口模塊，這些信號(hào)組成了SDRAM的控制指令，控制指令通過(guò)"state machine"進(jìn)行譯碼，由此產(chǎn)生了一系列的控制動(dòng)作。

SDRAM地址線，其中包括塊地址線、行地址線、列地址線，至于會(huì)有這么多線，是因?yàn)橛玫搅丝偩€復(fù)用，其行線和列線分時(shí)復(fù)用，從而節(jié)省了總線資源，又可以操作到SDRAM的全部存儲(chǔ)單元。至于塊地址線，下面會(huì)講到。

SDRAM存儲(chǔ)塊和數(shù)據(jù)接口：HY57V641620ET-H內(nèi)部存儲(chǔ)由四個(gè)一模一樣的存儲(chǔ)塊組成，至于怎么識(shí)別這四個(gè)存儲(chǔ)塊，必須要有兩條地址線，所以就用到了上面的那兩條地址線。

動(dòng)作電路模塊：這幾個(gè)模塊主要是根據(jù)"state machine"的譯碼結(jié)果進(jìn)行工作的、包括行列地址的編碼、自刷新定時(shí)和自刷新操作。

模式寄存器解碼和突發(fā)操作模塊：在對(duì)SDRAM的寄存器進(jìn)行配置的時(shí)候，是通過(guò)地址線對(duì)SDRAM進(jìn)行配置的，SDRAM中有一種突發(fā)操作模式，該模式由寄存器進(jìn)行配置，所以該電路中包含一個(gè)突發(fā)操作的計(jì)數(shù)器。至于突發(fā)操作的原理下面會(huì)涉及到。

相信看到這里，你已經(jīng)對(duì)SDRAM由感性的認(rèn)識(shí)升級(jí)到實(shí)質(zhì)性的認(rèn)識(shí)，恭喜你，哈哈….

HY57V641620ET-H的存儲(chǔ)量
看到這之前相信你應(yīng)該了解過(guò)不少SDRAM的資料，也相信很多資料中從未講過(guò)SDRAM名稱(chēng)的問(wèn)題，現(xiàn)在我就來(lái)幫你解析這個(gè)SDRAM

HY：代表是海力士的SDRAM存儲(chǔ)器

57：代表這是SDRAM芯片

V：代表這個(gè)SDRAM芯片工作電壓是3.3V

641620：代表這個(gè)SDRAM芯片的存儲(chǔ)容量

ET：代表SDRAM的塊反應(yīng)時(shí)間和封裝

H：代表SDRAM的速度等級(jí)

下面我們來(lái)計(jì)算下這個(gè)芯片的存儲(chǔ)容量：

存儲(chǔ)容量由存儲(chǔ)深度和存儲(chǔ)寬度決定，這是任何存儲(chǔ)芯片存儲(chǔ)容量的定義；

存儲(chǔ)深度：HY57V641620ET-H內(nèi)部有4個(gè)塊，每個(gè)塊有行地址12bit，列地址8bit

所以每個(gè)塊就有2^12*28 = 4096256=1048576個(gè)存儲(chǔ)單元，4個(gè)塊就有41048576=4194304個(gè)存儲(chǔ)單元。

存儲(chǔ)寬度：該SDRAM的數(shù)據(jù)位寬為16bit

存儲(chǔ)容量：4194304*16bit = 67108864bit，就是64M