對(duì)于簡(jiǎn)單的電子設(shè)備，即便是PCB設(shè)計(jì)錯(cuò)誤，電路仍然能正常工作。但是對(duì)于復(fù)雜的電子設(shè)備，特別是體積更小、運(yùn)行速度更快、功耗更低的設(shè)備，其電路的容錯(cuò)率很低，此時(shí)，PCB設(shè)計(jì)將非常重要。接地反彈（ground bounce）是一個(gè)比較容易被忽略的問(wèn)題，下面解釋什么是接地反彈，以及如何在PCB設(shè)計(jì)中避免接地反彈。

什么是接地反彈？

當(dāng)PCB接地電壓和芯片die封裝接地電壓不同，晶體管開(kāi)關(guān)期間產(chǎn)生的一種噪聲，這個(gè)噪聲就是接地反彈。為了理解接地反彈的概念，下面以推挽電路（push-pull circuit）為例，推挽電路可以提供邏輯低電平或邏輯高電平輸出，由兩個(gè)MOSFET組成，上邊p-channel MOSFET的源極連接到Vss，漏極連接到輸出引腳。下邊n-channel MOSFET的漏極連接到輸出引腳，其源極接地。

圖1：推挽電路

這兩種類型的MOSFET對(duì)柵極電壓的響應(yīng)相反。柵極輸入邏輯低信號(hào)，將使p-channel MOSFET將Vss連接到輸出，而n-channel MOSFET將輸出與Gnd斷開(kāi)。柵極輸入邏輯高信號(hào)，將導(dǎo)致p-channel MOSFET將其Vss與輸出斷開(kāi)，而n-channel MOSFET將輸出連接至Gnd。

在芯片內(nèi)部，die焊盤連接到芯片封裝引腳使用的是微小的接合線，具有少量電感，其模型如圖1所示。電路也存在一定量的電阻和電容，未在圖中顯示。全橋開(kāi)關(guān)(full-bridge switch)等效電路有三個(gè)電感，這些電感代表芯片封裝固有電感，輸出連接到其他元件。

假設(shè)芯片輸入保持邏輯低電平一段時(shí)間，上邊晶體管通過(guò)上邊MOSFET將電路輸出連接到Vss。經(jīng)過(guò)一定時(shí)間后，LO和LA中將存在穩(wěn)定磁場(chǎng)，ΔVO、ΔVA和ΔVB的電位差為0伏。導(dǎo)線存儲(chǔ)少量電荷。一旦輸入邏輯切換到高電平，上邊MOSFET就會(huì)將Vss與輸出斷開(kāi)，下邊柵極會(huì)觸發(fā)下邊MOSFET將電路輸出連接到GND。這就是說(shuō)，輸入邏輯發(fā)生變化，整個(gè)系統(tǒng)也發(fā)生變化。

形成接地反彈的原因

輸出和地之間的電位差導(dǎo)致電流通過(guò)下邊MOSFET從輸出端流向地線。電感使用存儲(chǔ)在其磁場(chǎng)中的能量來(lái)建立ΔVO和ΔVB的電位差，其試圖抵抗磁場(chǎng)的變化。即使它們是電氣連接的，輸出和地之間的電位差也不會(huì)立即為0V。要注意的是，輸出先前為Vss，MOSFETB的電源先前為0V電位。先前的電位差將導(dǎo)致電流在輸出線路放電時(shí)流動(dòng)。

在電流開(kāi)始從輸出到地傳輸?shù)耐瑫r(shí)，封裝的電感特性在ΔVB和ΔVO之間產(chǎn)生電勢(shì)差，以試圖保持先前建立的磁場(chǎng)。電感器LB和LO改變MOSFET的源極和漏極電位。這是一個(gè)問(wèn)題，因?yàn)镸OSFET柵極電壓以die封裝的地為參考。當(dāng)電路在柵極觸發(fā)閾值（gate trigger threshold）附近振蕩時(shí)，輸入電壓可能不再足以保持柵極開(kāi)路或使其開(kāi)啟多次。當(dāng)電路再次開(kāi)關(guān)動(dòng)作的時(shí)候，類似的條件將導(dǎo)致在ΔVA上建立電位，從而將MOSFET A的源極電壓降低到觸發(fā)閾值以下。

接地反彈的影響

在輸入狀態(tài)改變的那一刻，輸出和MOSFET不再處于定義狀態(tài)。結(jié)果可能是開(kāi)關(guān)動(dòng)作錯(cuò)誤，或者兩個(gè)同時(shí)開(kāi)啟。此外，die任何其他連接Gnd和Vss的部件都會(huì)受到開(kāi)關(guān)動(dòng)作的影響。接地反彈并不只是對(duì)die造成影響。正如ΔVB強(qiáng)制MOSFET源極電位高于0V一樣，它會(huì)強(qiáng)制電路Gnd電位低于0V。如果多個(gè)柵極同時(shí)動(dòng)作，則接地反彈影響會(huì)變得復(fù)雜并且可能完全破壞電路。

下面的例子說(shuō)明接地反彈的影響。圖2顯示Gnd和Vss接地反彈，來(lái)自BeagleBone Black的信號(hào)。開(kāi)關(guān)動(dòng)作期間在3.3V線路上產(chǎn)生大約1V的噪聲，在最終落入背景線噪聲（background line noise）之前，信號(hào)線持續(xù)諧振。

圖2：BeagleBone Black的信號(hào)

柵極連接到芯片電源引腳，PCB通常共用公共電源和接地軌（power and ground rails）。這意味著噪聲很容易通過(guò)Vss和die地線的直接電氣連接或PCB走線耦合，傳輸?shù)诫娐分械钠渌恢谩?/p>

圖3：從BeagleBone Black捕獲的圖像

在圖3中，通道2（藍(lán)色）顯示無(wú)阻尼信號(hào)線的地和Vss反彈。問(wèn)題非常嚴(yán)重，它通過(guò)通道1傳輸?shù)讲煌男盘?hào)線（黃色）

從PCB設(shè)計(jì)降低接地反彈的方法

方法1：使用去耦電容器（Decoupling Capacitors）限制接地反彈。降低接地反彈的首選解決方案是在每個(gè)電源軌和地之間安裝SMD去耦電容，盡可能靠近芯片。去耦電容具有較長(zhǎng)的走線，這會(huì)增加電感，因此要靠近芯片。當(dāng)die晶體管處于開(kāi)關(guān)狀態(tài)時(shí)，它們將改變die晶體管和電源軌的電位。

去耦電容為芯片提供暫時(shí)的低阻抗穩(wěn)定電位，并限制接地反彈，使其不會(huì)擴(kuò)散到電路的其余部分。通過(guò)使電容器靠近IC，可以最大限度地減少PCB走線中的感應(yīng)環(huán)路面積，并減少干擾。

電路原理圖通常不會(huì)顯示去耦電容，數(shù)據(jù)手冊(cè)也不會(huì)提到。這并不意味著設(shè)計(jì)不需要它們。去耦電容被認(rèn)為是成功設(shè)計(jì)的基礎(chǔ)，原理圖沒(méi)有顯示只是為了減少混亂。如果數(shù)據(jù)手冊(cè)沒(méi)有標(biāo)明，通常選擇100nf（0.1μF）X7R或NP0陶瓷電容。

混合信號(hào)芯片通常具有單獨(dú)的模擬和數(shù)字電源引腳。應(yīng)該在每個(gè)電源輸入引腳上安裝去耦電容。電容應(yīng)位于芯片和多個(gè)過(guò)孔之間，連接到PCB電源層。

去耦電容應(yīng)當(dāng)由過(guò)孔連接到電源層

最好使用多個(gè)過(guò)孔，但由于電路板尺寸要求，這通常是不可能的。如果可以，使用銅澆注或淚珠（copper pours or teardrops）連接過(guò)孔。

IC（U1）和四個(gè)電容（C1，C2，C3，C4）的焊盤。C1和C2是高頻干擾的去耦電容。根據(jù)數(shù)據(jù)手冊(cè)

有時(shí)不能將去耦電容放在IC附近。如果遠(yuǎn)離芯片，就形成一個(gè)感應(yīng)回路（inductive loop），使得接地反彈問(wèn)題更加嚴(yán)重。此時(shí)可將去耦電容放置到電路板另一側(cè)。

方法2：使用電阻限制電流。使用串聯(lián)的限流電阻可防止過(guò)大的電流流經(jīng)IC。這不僅可以有助于降低功耗并防止過(guò)熱，還可以限制電流從輸出線流經(jīng)MOSFET，到Vss和Gnd，從而減少接地反彈。

方法3：通過(guò)布線降低電感。盡可能保留相鄰走線或相鄰層的返回路徑（return paths）。由于材料的原因，第1層和第3層之間的距離通常是第1層和第2層之間距離的幾倍。信號(hào)和返回路徑之間的任何不必要的隔離將增加該信號(hào)線的電感和接地反彈。

Arduino Uno的PCB布線

上圖電路板具有用于模擬和數(shù)字的獨(dú)立接地返回引腳。然而電路板布局并沒(méi)有隔離兩個(gè)地線。芯片的數(shù)字接地引腳與接頭排上的接地引腳之間沒(méi)有明確而直接的路徑。信號(hào)將通過(guò)芯片傳輸?shù)讲孱^引腳，從接地引腳返回。

通過(guò)電路設(shè)計(jì)減少接地反彈

隨著芯片柵極數(shù)量增加，接地反彈也會(huì)增加。盡可能短暫延遲柵極的開(kāi)關(guān)動(dòng)作，例如設(shè)計(jì)可能會(huì)以不同的間隔（1秒，2秒，3秒等等）閃爍各種LED，以指示設(shè)計(jì)狀態(tài)。當(dāng)所有三個(gè)LED同時(shí)切換時(shí)，接地反彈對(duì)電路的影響最大?？梢酝ㄟ^(guò)稍微延遲LED來(lái)減輕接地反彈的影響，使LED不完全同步。在LED之間引入1ms的延遲是難以察覺(jué)的，但會(huì)將接地反彈的影響降低3倍。