來源：內(nèi)容由半導(dǎo)體行業(yè)觀察（icbank）編譯自「leti-cea，eenews，sst.semiconductor-digest」，謝謝。

在ISSCC 2020上，來自CEA-Leti和CEA-IRIG的研究人員展示了他們聲稱的世界上第一個量子集成電路，其亮點是：將傳統(tǒng)的模擬/數(shù)字電路與量子點在CMOS芯片上實現(xiàn)了集成。

該芯片采用28nm FD-SOI制程工藝，集成了模擬和數(shù)字功能（包括多路復(fù)用器，緩沖器，信號放大器，振蕩器，數(shù)模轉(zhuǎn)換器），這些都在CEA-Leti量子計劃中設(shè)想的未來量子加速器的儀器要求之中。除了需要在硅上獲得可靠的、糾纏的和相干的量子位之外，這項工作的目的還在于生產(chǎn)能夠路由眾多信號以尋址數(shù)百個量子位矩陣的電子設(shè)備。這些結(jié)果也證明了CEA-Leti的FD-SOI技術(shù)中的低溫儀器方面的專有技術(shù)價值，這些技術(shù)還可以用于其他非硅量子設(shè)備，例如超導(dǎo)量子位。

圖1：芯片功能框圖

為SOI CMOS平臺上的量子信息處理鋪路

早在2015年，CEA-Leti就使用絕緣體上硅（SOI）CMOS制程工藝展示了量子位的量子信息處理步驟。

盡管行業(yè)多采用基于固態(tài)方法的超導(dǎo)量子位來處理量子信息，近幾年出現(xiàn)了幾種潛在的替代方法，包括歷史上在III-V材料中展示的半導(dǎo)體自旋量子位，但由于其電子自旋與III-V元素的核自旋之間的耦合，使其壽命有限。

最近幾年，使用無核，同位素純化的硅28（最常見的同位素）才使硅成為具有長量子相干時間的電子自旋量子位元的極具吸引力的候選項，其主要挑戰(zhàn)是定義一個與電路同步升級到數(shù)百個量子比特甚至更多兼容的基本單元。

近些年，Leti及其長期研究合作伙伴Inac（CEA的基礎(chǔ)研究部門）一直在研究一種用于量子計算的SOI技術(shù)，該技術(shù)最初具有可擴展性，因為它最初是為CMOS VLSI電路開發(fā)的。在這種方法中，量子點是在n型場效應(yīng)晶體管的柵極下方創(chuàng)建的，n型場效應(yīng)晶體管的設(shè)計目的是在低溫下以“少電子”狀態(tài)工作（低于0.1 K）。

Leti和Inac開發(fā)了一種使用Leti的SOI納米線FET技術(shù)來掌握兩種類型設(shè)備操作的控制方法。他們的團隊展示過量子物體與傳統(tǒng)CMOS控制電子器件（標準環(huán)形振蕩器）在300mm SOI襯底上的集成和成功運行。

“這項技術(shù)已經(jīng)獲得了一定程度的魯棒性，我們的目標是對它進行很小的改動就可以證明將量子電路與傳統(tǒng)電路集成在一起使可行且穩(wěn)定的”，科學(xué)人員Louis Hutin說?！斑@種成功的集成是量子計算機實現(xiàn)最終設(shè)計的關(guān)鍵?！?/p>

硅與量子計算深度融合

ISSCC 2020期間，在題為“具有2.8GHz激勵和片上雙量子點nA電流檢測功能的110mK 295μW 28nm FD-SOI CMOS量子集成電路”的論文中，作者認為基于硅的量子比特是一種有前途的方法，用于擴展占位面積在100nm范圍內(nèi)的量子點位數(shù)。，許多器件都可以集成到成熟的CMOS平臺上，從而使IC可以在量子硅核附近直接集成大規(guī)模量子位控制電子設(shè)備，同時減少接線數(shù)量和量子位尋址扇出。作者認為，這種集成還將增加用于糾錯和自旋讀出靈敏度的操作帶寬。

圖2：將量子集成電路芯片引線鍵合到socket的封裝中，該socket通過高速連接器和去耦電容器焊接到電路板上。

研究人員寫道：“要達到量子霸權(quán)的地位，量子計算機需要超過50個邏輯量子位，且具有低于mV的精確偏置，GHz范圍的信號處理能力，以及在低于開爾文溫度下的數(shù)千個物理量子位的μs讀數(shù)?！?/p>

除了在有限的功率預(yù)算內(nèi)展示出以110mK（比競爭對手的技術(shù)低40倍）運行的高度靈敏的模擬電流讀數(shù)外，研究人員還展示了GHz數(shù)字信號生成和GHz信號模擬操縱的可能性。

使用工業(yè)級設(shè)計軟件和通用的代工廠設(shè)計規(guī)則，研究人員能夠在同一半導(dǎo)體上制造量子點結(jié)構(gòu)，這與量子硅格勒諾布爾集團（Quantum Silicon Grenoble group）在300mm硅晶圓上首次實現(xiàn)自旋量子位非常相似。盡管耗散高速電子設(shè)備和靈敏的量子點設(shè)備非常接近（不到1微米），但仍保留了量子效應(yīng)。

該論文的主要作者Lo?ck Le Guevel認為，這種量子集成電路是一種概念驗證電路，它將微電子基準測試和在低于開爾文溫度下工作的量子點合并在有限的功率預(yù)算內(nèi)。

“它使用了正確設(shè)計高規(guī)格的最新電路所需的所有元件，例如無源元件，電阻器和電容器，用于高達7Ghz的數(shù)字操作的晶體管以及用于高達3Ghz的模擬操作的晶體管，” Le Guevel說。

“最重要的是，我們能夠使用標準制造流程在與晶體管相同的半導(dǎo)體層中設(shè)計一個雙量子點。這表明，不久的將來，F(xiàn)D-SOI工藝可以使電路設(shè)計人員將嵌入IP模塊中的量子位陣列與經(jīng)典電子設(shè)備一起使用，以構(gòu)建定制的大規(guī)模量子硅處理器?！?/p>

圖3：（a）量子集成電路的硅FD-SOI 28nm芯片；（b）電路板固定在dilution fridge最低的溫度（110mK）；（c）打開dilution fridge，使電路板和芯片固定在最低溫度（110mK）

“基于硅的量子處理器的短期實現(xiàn)將集中在嘈雜的中級量子技術(shù)（NISQ，noisy intermediate-scale quantum）上，該技術(shù)在某些特定任務(wù)（例如路徑優(yōu)化，量子深度學(xué)習(xí)，神經(jīng)網(wǎng)絡(luò)，人工智能）中有可能勝過傳統(tǒng)的超級計算器”，Le Guevel說?！盎诠璧牧孔游贿€可以通過同位素純化的硅28來實現(xiàn)更快的操作，更好的可重復(fù)性，更高的質(zhì)量，并且比超導(dǎo)量子位小一百萬倍。”

首次集成以及最近發(fā)布的基于硅的量子位的性能，證實了硅依然是一個有力的行業(yè)競爭者，因為它可實現(xiàn)快速操作，同時保持競爭保真度，同時在可擴展的占位面積上具有受控的制程可重復(fù)性。

潛在可擴展的量子點

2019年，CEA-Leti及其研究合作伙伴就已經(jīng)展示過一種潛在可擴展的讀出技術(shù)，該技術(shù)可以足夠快，用于大型量子點陣列中的高保真測量。

在IEDM 2019上發(fā)表的一篇論文中，CEA-Leti及其國際研究團隊報告了其在基于SOI MOSFET的原型開發(fā)平臺上開發(fā)工具包的工作，該工具包能夠快速讀取電荷和自旋狀態(tài)。這項研究探索了兩個基于門的反射法讀出系統(tǒng)，用于探測MOS分裂門定義的量子點陣列的線性排列中的電荷和自旋狀態(tài)。第一個系統(tǒng)給出進入陣列的電荷的確切數(shù)量，并可以初始化它。它也可以讀取旋轉(zhuǎn)狀態(tài)，即使是相對較小的陣列。第二個給出了任何量子點的自旋狀態(tài)，與陣列長度無關(guān)。兩種讀出方案均可在大型陣列中互補使用。

論文指出，該研究的發(fā)現(xiàn)“對于快速，高保真，一次性讀取大型晶圓代工廠兼容的硅MOS自旋量子位具有重要意義”。

論文主要作者Louis Hutin說：“我們團隊今后的短期努力方向是共同優(yōu)化，以提高讀數(shù)的速度和可靠性，長期目標是將這種專有技術(shù)大規(guī)模地轉(zhuǎn)移到較不傳統(tǒng)的體系結(jié)構(gòu)中，該體系結(jié)構(gòu)具有用于糾錯的優(yōu)化拓撲?！?/p>

除CEA-Leti之外，研究團隊還包括CNRS InstitutNéel和法國格勒諾布爾的CEA-IRIG。丹麥哥本哈根大學(xué)尼爾斯波爾研究所；以及英國劍橋大學(xué)的日立劍橋?qū)嶒炇液涂ㄎ牡显S實驗室。他們的論文標題為“用于探測線性Si MOS分離柵陣列中電荷和自旋狀態(tài)的柵反射法”。