最近做一個項目，板載4412主控，需要用到usb，主要搭載的外設有usb鼠標，usb攝像頭，usb協(xié)議連接移動4G模塊，畫好主板后，發(fā)現(xiàn)鼠標能用，但是攝像頭和4G模塊不能用，最后發(fā)現(xiàn)是因為設計時考慮到設備需要轉接，所以我每個USB都畫了兩對，一個調(diào)試備用，另一個運行時正式使用，當使用其中一個USB口時，另一個USB口閑置，其中的差分線也充當了天線，影響了差分線的阻抗，當我用小刀刮掉這對差分線時，發(fā)現(xiàn)能夠正常使用，因此我特地找了些差分線的布線規(guī)則，希望對大家有所幫助

1、在繪制USB2．O 設備接口差分線時，應注意以下幾點要求：
   1、USB2.O芯片放置在離地層最近的信號層,并盡量靠近USB插座,縮短差分線走線距離。
   2、差分線上不應加磁珠或者電容等濾波措施,否則會嚴重影響差分線的阻抗。
   3、如果USB2.O接口芯片需串聯(lián)端電阻或者D線接上拉電阻時,務必將這些電阻盡可能的靠近芯片放置。
   4、將USB2.O差分信號線布在離地層最近的信號層。
   5、在繪制PCB板上其他信號線之前,應完成USB2.0差分線和其他差分線的布線。
   6、保持USB2.O差分線下端地層完整性,如果分割差分線下端的地層,會造成差分線阻抗的不連續(xù)性，并 會增加外部噪聲對差分線的影響。
   7、在USB2.0差分線的布線過程中,應避免在差分線上放置過孔(via),過孔會造成差分線阻抗失調(diào)。如  果必須要通過放置過孔才能完成差分線的布線,那么應盡量使用小尺寸的過孔,并保持USB2.0差分線在一個信號層上。
   8、保證差分線的線間距在走線過程中的一致性，使用Cadence繪圖時可以用shove保證，但在使用Protel 繪圖時要特別注意。如果在走線過程中差分線的間距發(fā)生改變，會造成差分線阻抗的不連續(xù)性。
   9、在繪制差分線的過程中，使用45°彎角或圓弧彎角來代替90°彎角，并盡量在差分線周圍的150mil 范圍內(nèi)不要走其他的信號線，特別是邊沿比較陡峭的數(shù)字信號線更加要注意其走線不能影響USB差分線。
   10、差分線要盡量等長，如果兩根線長度相差較大時，可以繪制蛇行線增加短線長度。

 2、在繪制USB電源線、信號地和保護地時，應注意以下幾點：
   1、USB插座的1、2、3、4 腳應在信號地的包圍范圍內(nèi)，而不是在保護地的包圍范圍內(nèi)。
   2、USB差分信號線和其他信號線在走線的時候不應與保護地層出現(xiàn)交疊。
   3、電源層和信號地層在覆銅的時候要注意不應與保護地層出現(xiàn)交疊。
   4、電源層要比信號地層內(nèi)縮20D，D 為電源層與信號地層之間的距離。
   5、如果差分線所在層的信號地需要大面積覆銅，注意信號地與差分線之間要保證35mil以上的間距，以免覆銅后降低差分線的阻抗。
   6、在其他信號層可以放置一些具有信號地屬性的過孔，增加信號地的連接性，縮短信號電流回流路徑。
   7、在USB總線的電源線和PCB板的電源線上，可以加磁珠增加電源的抗干擾能力。

3、USB2.0其他信號的拓撲結構設計
   USB2.O提供高達480Mbps的傳輸速率，因此芯片需要外接一個較高頻率的晶振，例如Cypress公司的CY7C68013需要外接1個24MHz的晶振。晶振應盡量靠近USB芯片的時鐘輸入腳，時鐘線不能跨越USB2.0的差分線，晶振下不要布置任何信號線，并且在時鐘線周圍應覆有完整的信號地，以降低時鐘線對其他信號線的干擾，特別是對差分線的干擾。在繪制USB芯片與其他芯片相連的數(shù)據(jù)線時，應保證線間距不小于8mil。
   按EMC、EMI原理和信號完整性要求設計的USB2.0設備PCB板，傳輸速率可以達到300Mbps以上。高速數(shù)字信號傳輸PCB板設計是一個比較復雜的領域，對設計人員的要求比較高，設計周期也比較長。