DDS中DAC選型

DDS由相位累加器、ROM、DAC和低通濾波器（LPF）組成，其中DAC（Digital-to-Analog Converter）的直接影響到誤差。下面對DAC的參數(shù)進(jìn)行詳細(xì)介紹：

        DAC芯片選型可以通過訪問下面幾大公司的網(wǎng)站選擇你所需要的DAC（實力最強的在前面）

1）ADI 美國模擬器件公司

http://www./zh/digital-to-analog-converters/da-converters/products/index.html

2)德州儀器

http://focus./cn/paramsearch/docs/parametricsearch.tsp?family=analog&familyId=392&uiTemplateId=NODE_STRY_PGE_T

3）Linear Technology

http://www./pc/viewCategory.jsp?navId=H0,C1,C1155,C1005

5）美信

http://para./cn/index.mvp?tree=daconverters

4）國家半導(dǎo)體

http://www./analog/adc

DAC分類

1）電壓輸出型（如AD669）

電壓輸出型DA轉(zhuǎn)換器雖有直接從電阻陣列輸出電壓的,但一般采用內(nèi)置輸出放大器以低阻抗輸出。直接輸出電壓的DAC僅用于高阻抗負(fù)載,內(nèi)置輸出放大器，相比不接放大器的電流輸出型DAC，響應(yīng)速度較慢。

                     

AD669的原理框圖

2）電流輸出型(如THS5661A)

電流輸出型DA轉(zhuǎn)換器很少直接利用電流輸出,大多外接電流—電壓轉(zhuǎn)換電路得到電壓輸出,后者有兩種方法：一是只在輸出引腳上接負(fù)載電阻而進(jìn)行電流—電壓轉(zhuǎn)換,二是外接運算放大器。用負(fù)載電阻進(jìn)行電流—電壓轉(zhuǎn)換的方法,雖可在電流輸出引腳上出現(xiàn)電壓,但必須在規(guī)定的輸出電壓范圍內(nèi)使用,而且由于輸出阻抗高, 所以一般外接運算放大器使用。此外,大部分CMOS DA轉(zhuǎn)換器當(dāng)輸出電壓不為零時不能正確動作,所以必須外接運算放大器。
        當(dāng)外接運算放大器進(jìn)行電流電壓轉(zhuǎn)換時,則電路構(gòu)成基本上與內(nèi)置放大器的電壓輸出型相同,這時由于在DA轉(zhuǎn)換器的電流建立時間上加入了運算放入器的延遲,使響應(yīng)變慢。此外,這種電路中運算放大器因輸出引腳的內(nèi)部電容而容易起振,有時必須作相位補償。

THS5661A的原理框圖

3）乘算型（如AD7533）

4）一位DA轉(zhuǎn)換器

DDS DAC選擇依據(jù)：（偶要做一個時鐘100MHz，48位累加器的DDS）

1）分辯率(Resolution)bit

指數(shù)字信號的位數(shù)，這個根據(jù)需要有8bit,12bit,14bit,16bit.20bit。DDS一般用12bit、14bit和16bit，但要知道隨著位數(shù)的增加，前級的ROM所存的數(shù)據(jù)位數(shù)也要相應(yīng)增大，可能造成FPGA的ROM資源不夠，再說其實位數(shù)太多也沒有多大意義，但相位累加量很小的時候，相鄰的兩個數(shù)據(jù)其實變得很小。

2）建立時間(Setting Time) 通常指DAC從數(shù)字輸入變遷(通常從半滿度即50%點，例如從011…11到100…00)開始到達(dá)并保持在規(guī)定終值附近的誤差帶(一般為±1/2LSB)所需要的時間。一般地,電流輸出DA建立時間較短,電壓輸出DA則較長。

電流輸出DAC

THS5661A時間框圖

                        THS5661A時間參數(shù)

        從THS5661A的DataSheet可以知道它的Output Setting Time是指ts(DAC)，從半滿度50%達(dá)到并保持規(guī)定終值附近0.1%之內(nèi)的時間，為35ns。也就是說，35ns之后數(shù)字值才轉(zhuǎn)換為正確對應(yīng)的模擬值。

電壓輸出DAC

                      AD669時間參數(shù)

     AD669的Output Setting Time為2.5μs，從半滿度50%達(dá)到并保持規(guī)定終值附近0.0008%之內(nèi)的時間。

     一般地,電流輸出DAC的Output Setting Time較短,電壓輸出DAC由于輸出運算放大器的延遲，所以Output Setting Time較長。但要注意的是“電流輸出DAC的Output Setting Time較短”是指數(shù)字量轉(zhuǎn)化為相應(yīng)的模擬電流值的時間較短，“電壓輸出DAC的Output Setting Time較長”是指數(shù)字量轉(zhuǎn)換為相對應(yīng)的模擬電壓值的時間較長，如果電流輸出DAC再接運算放大器，I-V轉(zhuǎn)換輸出電壓，那就還要算上運算放大器的延遲。

PS:經(jīng)過我查找，DAC Output Setting Time最小的是ADI公司的AD9742(AD9744),為11ns。

                  

AD9744的Output Setting Time為11ns

很顯然，如果我的DDS時鐘為100MHz（10ns），也就是說ROM每10ns讀出一個sina波形的一個點的數(shù)字量（Digital）經(jīng)過DAC轉(zhuǎn)換為模擬量（Analog），但如果用AD9744的話，Setting Time才11ns，模擬量顯然不能完全在一個規(guī)定終值的0.1%或0.01%之內(nèi)。不過不要緊，轉(zhuǎn)換到模擬量與計算出的規(guī)定終值也差不多了。